개요
플립플롭은 디지털 회로에서 한 비트의 논리 상태를 저장하는 소자다. 에지 트리거 방식에서는 클록의 상승 또는 하강 에지에 맞추어 상태가 갱신된다. 현재 입력만으로 출력을 정하는 조합논리와 달리 저장된 상태가 이후 동작에 관여한다.
D 플립플롭
D형은 유효한 클록 에지에서 D 입력의 값을 다음 상태로 저장한다. 현재 상태를 Q, 다음 상태를 Q⁺로 쓰면 정상적인 동기 동작에서 Q⁺ = D이다. 입력이 에지 전후로 안정되어 있어야 하는 셋업 시간과 홀드 시간 조건을 만족해야 한다.
JK 플립플롭
JK형은 J와 K의 조합으로 다음 상태를 정한다. 두 입력이 모두 0이면 현재 상태를 유지하고, J=0·K=1이면 0으로, J=1·K=0이면 1로 갱신하며, 둘 다 1이면 현재 상태를 반전한다. 비동기 제어가 활성화되지 않은 정상 동작의 특성식은 Q⁺ = J¬Q + ¬KQ로 나타낼 수 있다.
상태 전이와 여기표
순차회로는 각 현재 상태와 외부 입력에 대한 다음 상태를 정한 뒤, 그 전이를 일으키는 플립플롭 입력을 구하여 구성한다. D형에서는 다음 상태 식을 D 입력에 연결한다. JK형에서는 0→0에 J=0, 0→1에 J=1, 1→0에 K=1, 1→1에 K=0이 필요하며 나머지 입력은 해당 전이에 영향을 주지 않는 무관 조건으로 둘 수 있다.
여러 상태 비트를 함께 갱신하는 동기식 회로에서는 공통 클록을 사용한다. 상태 전이 식과 출력 식은 서로 구분하며, 외부 입력에도 즉시 영향을 받는 출력과 상태에만 의존하는 출력은 다르게 해석한다.
비동기 제어
일부 제품은 클록과 무관하게 상태를 설정하거나 지우는 프리셋·클리어 입력을 갖는다. 활성 논리와 동시 입력 제한, 동작 에지 및 전기적 조건은 실제 소자의 데이터시트에 따른다.